저사양 8-bit AVR 프로세서 상에서의 초경량 블록 암호 알고리즘 CHAM 메모리 최적화 구현

Vol. 28, No. 3, pp. 545-550, 5월. 2018
10.13089/JKIISC.2018.28.3.545, Full Text:
Keywords: Software Implementation, Internet of Things, block cipher, 8-bit AVR Processors
Abstract

간단한 덧셈, 회전연산, 그리고 XOR 연산자로 구성된 초경량 블록 암호 알고리즘 CHAM은 저사양 사물인터넷과 고사양의 플랫폼 상에서 모두 효율적인 구현이 가능하다. 특히 CHAM 블록 암호 알고리즘은 저사양 사물인터넷플랫폼 상에서 연산속도를 향상시키는 방안에 대해 심도있게 고민된 알고리즘이다. 본 논문에서는 저사양 사물인터넷 플랫폼 8-비트 AVR 상에서 매우 제한적인 프로그램 메모리 공간을 최소로 하면서 연산속도는 극대화하는 방안에 대해 확인해 보도록 한다. 이를 위해 프로그램 코드는 1 라운드 혹은 2 라운드 기반의 부분 반복문을 활용하였으며 라운드 키 접근을 효율화하기 위해 메모리 공간을 정렬하였다. 최소한의 레지스터 활용 및 데이터 업데이트를 통해 성능 향상 및 코드 크기를 최적화하였다. 그 결과 CHAM 64/128, 128/128, 그리고 128/256의 경우 RANK파라미터 상에서 29.9, 18.0, 그리고 13.4를 달성하였다. 이는 현존하는 블록암호 알고리즘 구현 중 최상의 결과이다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
서화정, "Memory-Efficient Implementation of Ultra-Lightweight Block Cipher Algorithm CHAM on Low-End 8-Bit AVR Processors," Journal of The Korea Institute of Information Security and Cryptology, vol. 28, no. 3, pp. 545-550, 2018. DOI: 10.13089/JKIISC.2018.28.3.545.

[ACM Style]
서화정. 2018. Memory-Efficient Implementation of Ultra-Lightweight Block Cipher Algorithm CHAM on Low-End 8-Bit AVR Processors. Journal of The Korea Institute of Information Security and Cryptology, 28, 3, (2018), 545-550. DOI: 10.13089/JKIISC.2018.28.3.545.