RFID 태그를 위한 초소형 AES 연산기의 구현

Vol. 16, No. 5, pp. 67-78, 10월. 2006
10.13089/JKIISC.2006.16.5.67, Full Text:
Keywords: AES processor, Low-cost, RFID Tag, gate count
Abstract

Radio Frequency IDentification (RFID) 시스템은 최근 수많은 산업분야에서 각광받고 있는 근거리 자동 인식 기술이다. 이러한 RFID 시스템에서 전송 데이터에 대한 보안과 프라이버시 보호는 점차 심각한 문제로 인식되고 있으며, 이를 해결하기 위해서는 강도 높은 암호 알고리즘을 이용한 전송 데이터의 암호화가 필수적이다. 본 논문에서는 이러한 문제를 해결하기 위해 RFID 태그에 구현 가능한 초소형 Advanced Encryption Standard (AES) 연산기를 제안한다. 제안하는 연산기는 3,992 게이트 카운트의 작은 크기를 가지면서 암호화와 복호화가 모두 가능하다. 또한 128-비트 한 블록에 대해 암호화를 446 클락 사이클, 복호화를 607 클락 사이클에 처리하므로 기존에 발표된 초소형 AES 연산기들에 비해 각각 55%와 40% 이상 개선된 성능을 가진다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
B. Koo, G. Ryu, S. Yang, T. Chang, S. Lee, "Low-cost AES Implementation for RFID tags," Journal of The Korea Institute of Information Security and Cryptology, vol. 16, no. 5, pp. 67-78, 2006. DOI: 10.13089/JKIISC.2006.16.5.67.

[ACM Style]
Bon-Seok Koo, Gwon-Ho Ryu, Sang-Woon Yang, Tae-Joo Chang, and Sang-Jin Lee. 2006. Low-cost AES Implementation for RFID tags. Journal of The Korea Institute of Information Security and Cryptology, 16, 5, (2006), 67-78. DOI: 10.13089/JKIISC.2006.16.5.67.