2 비트 메모리를 갖는 개선된 합산 수열-발생기

Vol. 7, No. 2, pp. 93-106, 4월. 1997
10.13089/JKIISC.1997.7.2.93, Full Text:
Keywords:
Abstract

합산 수열 발생기는 비메모리형 발생기에서는 생각할 수 없었던 최대 주기, 최대 근사 선형복잡도 및 최고 차수 상관면역도를 동시에 만족하는 발생기이다. 그러나 이 발생기는 연속해서 동일한 "1" 또는 "0"가 출력될 경우 입.출력상관성이 존재하여 carry 비트를 유추할 수 있기 때문에 상관성 공격에 약하다 이를 피하는 방법으로 입출력 상관 관계를 유추할 수 없도록 LFSR 선형 출력을 발생기출력에 XOR 시킨 무상관 합산키 발생기가 제안된 바 있지만, 그 발생기는 임의의 선형출력을 k 만큼 시차를 두고 재사용될 뿐아니라 특별한 경우에는 최대주기가 보장되지 않는 단점이 있다. 본 논문에서는 합산 수열 발생기와 무상관 합산키 발생기의 취약점을 보완할 수 있는 새로운 개념의 2비트 메모리를 갖는 개선된 합산 수열 발생기를 제안하고, 비도요소를 분석, 검증하였다.하고, 비도요소를 분석, 검증하였다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
이훈재 and 문상재, "On an Improved Summation Generator with 2-Bit Memory," Journal of The Korea Institute of Information Security and Cryptology, vol. 7, no. 2, pp. 93-106, 1997. DOI: 10.13089/JKIISC.1997.7.2.93.

[ACM Style]
이훈재 and 문상재. 1997. On an Improved Summation Generator with 2-Bit Memory. Journal of The Korea Institute of Information Security and Cryptology, 7, 2, (1997), 93-106. DOI: 10.13089/JKIISC.1997.7.2.93.