VHDL을 이용한 고속 DES 암호칩 설계 및 구현

Vol. 8, No. 3, pp. 79-94, 6월. 1998
10.13089/JKIISC.1998.8.3.79, Full Text:
Keywords:
Abstract

본 논문에서는 컴퓨터 시스템에서 정보보호를 위해 가장 많이 사용하고 있는 DES(Data Encryption Standard)암호알고리즘을 시스템 설계 기술언어인 VHDL(Vhsic Hardware Description Language)로 설계하고 이것을 칩으로 합성하여 하드웨어에서 차지하는 면적과 속도를 비교 분석하였다. 설계방법에 있어서는 구현하는 방법에 따라 전 라운드 구현형, S-box 공유형 그리고 단일 라운드 반복형 범용성을 갖도록 하여 FPGA로 구현한다. 본 논문에서 구현한 단일 라운드 반복형 설계는 Synopsys의 EDA 툴을 이용하여 시뮬레이션 및 합성을 하였고, Xilinx사의 xdm을 이용하여 XC4052XL 칩에 구현하였다. 그 결과 입력 클록 50MHz상에서 100Mbps의 암,복호화 속도를 갖는 범용성 암호칩을 설계 및 구현한다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
한승조, "Design and Implementation of High Speed Encryption Chip of DES using VHDL," Journal of The Korea Institute of Information Security and Cryptology, vol. 8, no. 3, pp. 79-94, 1998. DOI: 10.13089/JKIISC.1998.8.3.79.

[ACM Style]
한승조. 1998. Design and Implementation of High Speed Encryption Chip of DES using VHDL. Journal of The Korea Institute of Information Security and Cryptology, 8, 3, (1998), 79-94. DOI: 10.13089/JKIISC.1998.8.3.79.