병렬 지수승에서 라운드 수 축소를 위한 알고리즘

Vol. 14, No. 1, pp. 113-119, 2월. 2004
10.13089/JKIISC.2004.14.1.113, Full Text:
Keywords: exponentiation, GF(2$^n$), round bound, cryptography
Abstract

지수승(exponentiation) 연산은 암호 관련 응용에서 널리 사용되고 있으며, 안전성을 위해 지수 n의 값을 크게 선정하여 이용하고 있다. 그런데, n의 값이 커짐에 따라 수행해야 하는 곱셈의 횟수도 따라서 증가하게 되고, 결과적으로 속도가 빠른 연산 알고리즘의 개발이 중요한 문제로 대두되고 있다. 본 논문에서는 정규 기저 표현(normal bases representation)을 갖는 GF(2$^n$) 상의 병렬 지수승 연산에 있어서, 프로세서 수가 고정된 경우에 라운드 수를 개선할 수 있는 알고리즘을 제안하고 이의 성능분석을 수행한다. 제안하는 방안은 지수(exponent)를 특정 비트 수로 나누어 지수승을 수행하는 윈도우 방법(window method)를 이용하는 것으로, 윈도우 값 계산 단계에서 휴지 프로세서들로 하여금 윈도우들 간의 곰을 계산하도록 합으로써, 전체 라운드 수를 줄이는 효과를 갖는다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
김윤정, "An Algorithm For Reducing Round Bound of Parallel Exponentiation," Journal of The Korea Institute of Information Security and Cryptology, vol. 14, no. 1, pp. 113-119, 2004. DOI: 10.13089/JKIISC.2004.14.1.113.

[ACM Style]
김윤정. 2004. An Algorithm For Reducing Round Bound of Parallel Exponentiation. Journal of The Korea Institute of Information Security and Cryptology, 14, 1, (2004), 113-119. DOI: 10.13089/JKIISC.2004.14.1.113.