고속 RSA 하드웨어 곱셈 연산과 하드웨어 구조

Vol. 17, No. 1, pp. 11-20, 2월. 2007
10.13089/JKIISC.2007.17.1.11, Full Text:
Keywords: Montgomery multiplication, Redundant binary adder, Signed-digit system
Abstract

몽고메리 곱셈 방법을 이용한 고속 연산은 RSA 암호 시스템의 설계에 중요한 부분을 차지한다. 몽고메리 곱셈은 두번의 덧셈 연산으로 구성되며 CSA를 이용한 방법과 RBA를 이용한 방법이 있다. CSA의 경우 4-2 CSA 또는 5-2 CSA를 이용하여 구현하며, RBA의 경우 기존 이진 방법과 달리 잉여 이진체계를 이용한다는 특징을 가진다. [1] 에서는 기존의 RBA와 다른 새로운 이진 체계와 하드웨어 구조를 제안하고 몽고메리 곱셈에 적용하였다. 본 논문에서는 [1] 에서 제안한 RBA의 로직 구조를 재구성하여 시간 복잡도 뿐만 아니라 결합기가 필요하지 않도록 구성하여 공간 복잡도를 크게 줄였다. 또한 입 출력 값을 변형시켜 지수승 연산에 적합하도록 설계하였다. 그 결과 제안하는 RBA는 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하는 환경에서, 기존의 4-2 CSA 보다 공간과 시간 복잡도를 각각 18.5%와 25.24%를, 기존의 RBA 보다 6.3%와 14%를 감소시킨다. 또한 [1] 의 RBA와 비교시 44.3%, 2.8%의 감소된 복잡도를 갖는다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
N. Chang, D. Lim, S. Ji, S. Yoon, C. Kim, "Fast RSA Montgomery Multiplier and Its Hardware Architecture," Journal of The Korea Institute of Information Security and Cryptology, vol. 17, no. 1, pp. 11-20, 2007. DOI: 10.13089/JKIISC.2007.17.1.11.

[ACM Style]
Nam-Su Chang, Dae-Sung Lim, Sung-Yeon Ji, Suk-Bong Yoon, and Chang-Han Kim. 2007. Fast RSA Montgomery Multiplier and Its Hardware Architecture. Journal of The Korea Institute of Information Security and Cryptology, 17, 1, (2007), 11-20. DOI: 10.13089/JKIISC.2007.17.1.11.