네트워크 환경에 적합한 AES 암호프로세서 구조 분석

Vol. 15, No. 5, pp. 3-12, 10월. 2005
10.13089/JKIISC.2005.15.5.3, Full Text:
Keywords: AES, Cryptoprocessor, Performance Analysis
Abstract

본 논문은 ARS 암호프로세서의 성능분석모델을 제안하였다. 제안된 모델은 M/M/1 큐잉 모델을 기반으로 포아송 분포를 트래픽 입력으로 가정하였다. 모델을 이용한 성능분석결과 1kbyte 패킷입력에서 ARS 암호화 10라운드를 1클록에 처리하게끔 설계된 파이프라인 구조가 10클록에 처리되는 비-파이프라인 구조에 비하여 $4.0\%$ 정도의 성능향상만을 확인하였다. FPGA상에서 AES 암호프로세서를 구현한 결과 파이프라인 구조는 비-파이프라인 구조와 비교하여 게이트 수는 3.5배 크게 소요되었으나 성능은 $3.5\%$의 증가만을 나타내었다. 제안된 모델은 네트워크 컴퓨터에 사용될 AES 암호프로세서 설계 시, 최적의 가격대성능비를 갖는 구조를 제시할 수 있을 것으로 기대된다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
Y. Yun, K. Jo, S. Han, Y. You, Y. Kim, "Structure Analysis of ARS Cryptoprocessor based on Network Environment," Journal of The Korea Institute of Information Security and Cryptology, vol. 15, no. 5, pp. 3-12, 2005. DOI: 10.13089/JKIISC.2005.15.5.3.

[ACM Style]
Yeon-Sang Yun, Kwang-Doo Jo, Seon-Kyoung Han, Young-Gap You, and Yong-Dae Kim. 2005. Structure Analysis of ARS Cryptoprocessor based on Network Environment. Journal of The Korea Institute of Information Security and Cryptology, 15, 5, (2005), 3-12. DOI: 10.13089/JKIISC.2005.15.5.3.