고속 연산이 가능한 파이프라인 구조의 SATA HDD 암호화용 FPGA 설계 및 구현

Vol. 22, No. 2, pp. 201-212, 4월. 2012
10.13089/JKIISC.2012.22.2.201, Full Text:
Keywords: SATA, HDD, FDE, FPGA, Encryption, Pipelining, block cipher, XTS-AES
Abstract

본 논문에서는 단일 FPGA를 이용한 SATA 하드디스크용 Full Disk Encryption 연산기를 제안하고, 해당 연산기를 FPGA기반 테스트용 보드에 구현하여 실험한 결과를 제시한다. 제안하는 연산기는 크게 디스크 암호화 표준알고리즘인 IEEE P1619 (XTS-AES) 연산블록과, SATA Host (PC)와 Device (HDD)간의 정합 기능을 담당하는 SATA 인터페이스 블록으로 구성된다. 고속 암복호 연산기능을 담당하는 XTS-AES 암호 연산블록은 암복호 기능추가로 인한 속도저하를 최소화하기 위해 매 4 클록 사이클마다 1 블록 암호화를 처리하도록 4단 파이프라이닝구조로 설계하여 최대 4.8Gbps의 암복호 성능을 가진다. 또한 전체 연산기를 Xilinx사의 ML507 FPGA 개발보드에 구현하여, Windows XP 32비트 환경에서 SATA II 하드디스크(7200rpm)에 대해 암호화 장치없이 직접 연결했을 때와 동등한 속도인 최대 140MB/sec 읽기/쓰기 성능을 나타내었다. 따라서, 제안하는 연산기는 단일 FPGA를 이용하여 속도저하 없는 Full Disk Encryption 기능 구현이 가능함을 확인하였다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
B. Koo, J. Lim, C. Kim, E. Yoon, S. Lee, "High-Speed FPGA Implementation of SATA HDD Encryption Device based on Pipelined Architecture," Journal of The Korea Institute of Information Security and Cryptology, vol. 22, no. 2, pp. 201-212, 2012. DOI: 10.13089/JKIISC.2012.22.2.201.

[ACM Style]
Bon-Seok Koo, Jeong-Seok Lim, Choon-Soo Kim, E-Joong Yoon, and Sang-Jin Lee. 2012. High-Speed FPGA Implementation of SATA HDD Encryption Device based on Pipelined Architecture. Journal of The Korea Institute of Information Security and Cryptology, 22, 2, (2012), 201-212. DOI: 10.13089/JKIISC.2012.22.2.201.